cadenceallegro拼板小技巧:1.取消花焊盘

cadenceallegro的自学思路?cadence出漏板的小技巧cadence出漏板的小技巧如下：1.在allegro中取消花焊盘(十字焊盘)，setup>designparameter>，shape>editglobaldynamicshapeparameters>Thermalreliefconnects>，Thrupins。

1、用cadence把顶层和底层画反了能不能交换层?布线已经全做完重新画…

我碰到过，用镜像的方法可以快速转换，但是貌似对过孔没办法。我的做法是先把via移开，后边再根据走线来添加via。1、将元器件整体镜像，调换层别。EditMirror2、move，在find里边勾选shape和cline(不要选via，via不能镜像)，右键点MirrorGemetry，将shape和cline在同一平面内镜像。

2、CadenceAllegro装配图制作

拉拉线，转转丝印，没事撩下妹。Mmm。小日子过得不亦乐乎。啊嘞？丝印是什么鬼？转这玩意干啥？丝印就是PCB上面的文字和线，一般情况下就是PCB上你看到的白色的东西。用来指示元器件的位置以及元器件的位号，除了这些外一般layout的人还会加上PCB的版本号、厂家信息等等一些说明性文字。丝印的目的为了让焊接和维修的人找到元件位置，让使用该PCB的人能够快速入手。

3、求一份Cadence学习报告

学习Cadence学习记录和心得目录：第一章：Cadence16.2简介第二章：Capture原理图设计工作平台第三章：制作元件及创建元件库第四章：创建新设计第五章：PCB设计预处理第六章：allegro的属性设置第七章：焊盘的制作第八章：元件封装的制作第九章：电路板的建立第一章：Cadence16.2简介1.生成的网络表包含3个文件，他们分别是：pstxnet.datpstxprt.datpstchip.dat2.16.2版本新增了HDI设计的约束条件3.可以导入/导出数据库参数，包括设计设置，光绘文件，颜色设置。

4、cadence画电路图时出现绿色的倒三角是怎么回事

我这边也出现这种情况，处理办法如下：1.双击这个绿色的倒三角，可以看到相关说明：WARNING(ORDBDLL1127):Leadingortrailingspacesfoundonnetnameoralias.翻译过来就是“在网络名称或别名上找到前导空格或尾随空格”；2.将网络名称中的空格删除。我也出现过，当时把网络的名称去掉空格，首字母大写换成小写，绿色倒三角就没有了。

5、cadenceallegro的自学思路?

建议上网下载于争博士的cadence视频教程，按照他的教程学习，还是很不错的。可以看看教学视频，学习下基础的东西，推荐你一个视频，主要内容：1、讲解OrCAD原理图软件的建库、绘制工程、生成网络表、疑难解答、技巧等一系列操作；2、演示CadenceAllegro建立常见的类型焊盘、不规则焊盘、封装等；3、详细讲解多层板涉及到的各种规则，比如物理规则、间距规则、DDR3差分对、等长、区域规则、XNET等；

6、cadence封装更新偏移

方法如下：更新元件封装，首先可能要修改封装，将封装中存在的错误修改掉，然后再进行更新封装操作，具体操作步骤如下。在AllegroPCBDesign中打开需要修改的封装图形编辑.dra文件，按照需要对封装进行编辑。编辑后保存到封装库的路径下覆盖原文件，并创建Createsymbol.psm文件。在AllegroPCBDesign中打开需要进行元件更新.brd文件，选择Place菜单UpdateSymbols命令，勾选需要更新的元件封装即可完成该元件的封装更新。

7、cadence出漏板的小技巧

cadence出漏板的小技巧如下：1.在allegro中取消花焊盘(十字焊盘)，setup>designparameter>，shape>editglobaldynamicshapeparameters>Thermalreliefconnects>，Thrupins,Smdpins>fullcontact，2.allegro中设置等长，setup>constraints>electrical>net>routing>MinMaxPropagationdelays，选择要等长的net>右击>create>pinpair>选择pin，修改propdaly的min和max项。